机箱屏蔽与接地

    数字模拟转换器发展迄今已逾一、二十年，各种该玩得花招应该都已经玩过了，Weiss还玩得出新花样吗？如果以这个观点来看，MEDEA其实没有什么新花样，其基本设计还是那些老套，不外乎让输入的数字讯号时基误差Jitter降低，接着是以市售数字模拟转换芯片以及自写程序的DSP来把数字讯号取样频率提升，字长（bit）增加；最后就是把模拟输出线路做得更好。没错，MEDEA的基本架构就是做这些老套工作，不过它发挥了瑞士人的特长，让这些工作达到一个非常高的成就，造就了MEDEA高人一等的声音表现。

    到底MEDEA是怎么把降低Jitter的工作做得更好呢？我看它至少下了几道功夫，第一道就是机箱屏蔽与接地。我们都知道数字讯号最怕各种外部或自身电磁干扰，MEDEA就先在这方面下功夫，它的机箱采用非常厚的铝板，铝板里层还有一层隔离金属板，这层隔离金属板专门对付静电与电磁辐射。机箱内又隔成数区，金属板还接地，导引噪声。这种作法说明了MEDEA不仅注重机箱屏蔽，而且还注重噪声的接地导引。

可以用在前级的电源

    第二道降低Jitter的工作就是重装备的电源部分。打开顶盖，您就会看到MEDEA的电源处理绝对不输给高级前级，上面设有许多稳压装置，而且左右声道分开。这种高级电源供应提供了纯净又稳定的电源给数字与模拟部门，降低了因为电源不稳定，干扰时基精准的可能性。

    少了噪声的干扰，Jitter自然就能降低。或许您会问：降低噪声真有那么重要吗？不骗您，真的很重要！我所采访过的原厂，只要提出噪声这个问题，设计工程师都认为降低噪声是最重要也最基本的工作。Marantz负责最后调声的工程师最重要的工作之一就是拿着噪声测试器在机器各部分量测噪声，再想办法降低噪声，您说降低噪声的工作重不重要？

二重PLL相位锁定环路

    MEDEA降低Jitter的第三道重要工作就是采用二重（较高频率与较低频率）PLL（Phase Locked Loop）相位锁定环路，让DAC芯片的震荡Clock（时基）与输入的数字讯号时基同步。我们都知道，模拟讯号转为数字讯号时需要取样，取样就必须有一个时间标准（例如44.1kHz取样就是每22.675737…microseconds取一个数据点），这个时间标准就是Digital Clock，它是由精准的震荡组件来产生「标准时间」的。在数字讯号做各种传递、转换的过程中，理论上各线路的「标准时间」都要绝对一致同步，这样在不同部门所采取的「音乐样本」才会是相同的「那个」。但实际上却无法做到，技术上只能想办法降低「标准时间」的误差。很多数字模拟转换器上都有PLL，但一般PLL线路都是处理较高频率的Jitter问题，而Weiss发现较低频率（低于1Hz）的Jitter问题反而对声音质量有更严重的影响，所以另设一重处理较低频率的PLL线路，这组线路甚至可以处理到低于人耳可听范围的超低频Jitter，这也是MEDEA与众不同之处。

很多干扰都会影响时基精准

    或许各位会以为只要买回一个精准的震荡组件，「标准时间」自然就能达成。事实上并没有那么简单，因为震荡组件非常敏感，CD唱盘内的马达转动、机箱的振动（麦克风效应）、温度的变动以及噪声的干扰等都会影响时基的精准。此外CD转盘与数字模拟转换器之间的接驳数字讯号线、数字模拟转换芯片本身也都会产生时基误差。为了降低机箱麦克风效应对震荡组件的影响，MEDEA采用重装甲机箱；为了降低各种内部外部电磁噪声干扰，MEDEA特别注重屏蔽与接地；为了让输入的数字讯号与数字模拟转换芯片得到同步的时基，MEDEA采用了精致的PLL线路；为了供应稳定又纯净的电源，MEDEA花大成本在电源供应部分。以上这些就是构成MEDEA Jitter很低的重要工作。

数位飞轮

    在MEDEA的说明书中，提及PLL相位锁定环路线路实际上就是一个Error Feedback Control错误回授控制线路。既然如此，它就必须有一个让它「追随锁定」的稳定目标。但是，微观来看，取样频率并非稳定的，而是经常在波动（Jitter），如果PLL线路也跟着经常波动，那就无法称职工作。Weiss的工程师把PLL线路视为慢速反应的飞轮（Slow-Reacting Flywheel），它不随着Jitter的波动而波动，反而具有类似飞轮的稳定转动作用。其实这种「数位飞轮」（Digital Flywheel）的作法并不是新鲜事，早在十几年前，专业领域里就已经采用。而在家用领域中，EAD与Simaudio也已经用过。

提升取样与超取样

    降低Jitter的设计表过，接着要谈MEDEA的提升取样（Upsampling）、超取样（Oversampling）部分。有些读者可能会以为提升取样与超取样是二种不同的设计，其实这是一体的二面，基本说来是做同一件事，它们都是把取样频率的数值提高。「提升取样」可以采用自写算法（Algorithm，为某种目的而特别写的软件），把特定的算法灌入DSP芯片中，以DSP来运作。另一种「超取样」或「提升取样」则是普遍包含在市售的数字模拟转换芯片成品中。

    或许您心中有一个疑团：既然在模拟讯号转为数字讯号的过程中，取样频率已经被「定死」了（如CD的44.1kHz），我们为什么还要在数字转模拟的过程中把取样频率提高呢？这样做有实质意义吗？其实是有的，不过其目的并不在于改变原始录音时的取样频率，而是要让低通滤波器（Low Pass Filter）工作得更容易。

低通滤波器的任务

    这话怎么说呢？为了让读者们明白，我必须从录音时模拟讯号转为数字讯号说起。当我们在做数字录音时，依照Nyqust取样理论，取样频率至少要有最高截止频率的二倍。受到当年制作CD规格时的科技限制，工程师们把最高截止频率订在20kHz。由于模拟音乐讯号不止到达20kHz而已，所以超出20kHz的频率必须在模拟转换成数字讯号之前先行滤除，而滤除高于20kHz频率时不可能刚好从20kHz处像切豆腐般垂直陡峭滤除，它一定会有一个「缓冲区」，所以最高截止频率订为22.05kHz。22.05kHz的二倍就是44.1kHz，这就是CD取样频率的由来。这个用在模拟讯号A/D化之前的低通滤波器就是所谓的Anti-Aliasing Filter（抗锯齿，修边的意思）。

    而当我们要把数字讯号还原为模拟讯号之前，也就是D/A之前，还需要再做一次数字讯号滤波的动作，这是因为此时的数字讯号中并不仅只有0-20kHz的频率而已，它还包括了取样频率的高次谐波，这些高于22.05kHz的高频谐波必须滤除，否则可能会引起扩大机内的内调失真，甚至烧毁喇叭的高音单体（这也是为何SACD唱盘设有高频限制机制，防止损毁扩大机或喇叭单体）。此时，我们再度需要一个低通滤波器，让低于20kHz的频率通过，高于20kHz的频率将其滤除。这个用在数字讯号D/A化之前的滤波器就是所谓的重整滤波器Reconstruction Filter，一个模拟式低通滤波器。